


Invece CMOS => porta logica più semplice



M_n
 { OFF
 $V_i > V_{tn}$
 TRIODO
 SATURO

$$V_{gsn} < V_{tn} \Rightarrow V_i < V_{tn}$$

$$V_{dsn} < V_{gsn} - V_{tn} \Rightarrow V_o < V_i - V_{tn}$$

$$V_{dsn} > V_{gsn} - V_{tn} \Rightarrow V_o > V_i - V_{tn}$$

M_p
 { OFF
 $V_i < V_{DD} + V_{tp}$
 TRIODO
 SATURO

$$V_{gsp} > V_{tp} \Rightarrow V_i > V_{DD} + V_{tp}$$

$$V_{dsp} > V_{gsp} - V_{tp} \Rightarrow V_o > V_i - V_{tp}$$

$$V_{dsp} < V_{gsp} - V_{tp} \Rightarrow V_o < V_i - V_{tp}$$

$$(V_{tn} > 0 ; V_{tp} < 0)$$

in sat non potrei avere corrente nulla

$$I_{DSn} = I_{SDp} : \cdot M_n \text{ OFF} \Rightarrow I_{DSn} = I_{SDp} = 0 \Rightarrow M_p \text{ in TRIODO e } V_o = V_{DD}$$


$$\cdot M_p \text{ OFF} \Rightarrow I_{DSn} = I_{SDp} = 0 \Rightarrow M_n \text{ in TRIODO e } V_o = 0$$

M_p : entrambe in SATURAZIONE

$$I_{DSn} = \frac{\beta_n}{2} (V_{gsn} - V_{tn})^2 = I_{SDp} = \frac{\beta_p}{2} (V_{gsp} - V_{tp})^2 \Rightarrow \frac{\beta_n}{2} (V_i - V_{tn})^2 = \frac{\beta_p}{2} (V_i - V_{DD} - V_{tp})^2$$

$$\Rightarrow V_i - V_{tn} = \pm \sqrt{\frac{\beta_p}{\beta_n}} |V_i - V_{DD} - V_{tp}| = \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{tp} - V_i) \Rightarrow V_i = \frac{V_{tn} + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{tp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

Caratteristica statica



tensione di soglia logica

- $V_i < V_{tn} : M_n \text{ OFF} \Rightarrow V_o = V_{DD}$
- $V_i > V_{DD} + V_{tp} = V_{DD} - |V_{tp}| : M_p \text{ OFF} \Rightarrow V_o = 0$
- $V_i - V_{tn} < V_o < V_i - V_{tp} : M_p \text{ e } M_n \text{ SATURI} \Rightarrow V_i = V_{IT}$

Tensioni:

- $V_{oh} = V_{DD}$
- $V_{ol} = 0$
- V_{ih} e V_{il} molto vicini a V_{IT}

=> ho alti noise margin

Dimensionamento MOSFET => si vuole $V_{tn} = |V_{tp}| = V_T$

$$V_{IT} = \frac{V_T + \sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} - V_T)}{1 + \sqrt{\frac{\beta_p}{\beta_n}}} = \frac{V_T (1 - \sqrt{\frac{\beta_p}{\beta_n}}) + \sqrt{\frac{\beta_p}{\beta_n}} V_{DD}}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

$$\text{Se si vuole } V_{IT} = \frac{V_{DD}}{2} \Rightarrow \beta_p = \beta_n \quad \frac{W_p}{L_p} \beta_p' = \frac{W_n}{L_n} \beta_n' \quad \beta_p' = \frac{\beta_n'}{\beta_p} \beta_n$$

se $L_n = L_p = L_{MIN} \Rightarrow \mu_p = \frac{\beta_n'}{\beta_p} \mu_n \Rightarrow$ Mobilità lacune è la metà rispetto agli elettroni

=> p-MOSFET lunghi il doppio

Tempi di commutazione

H_p : commutazioni istantanee dell'ingresso e considera capacità C_L in uscita

Discesa

A $t=0^- \Rightarrow M_n \text{ OFF} \Rightarrow V_{OUT} = V_{DD}$

A $t=0^+ \Rightarrow M_n \text{ ON}$ e $M_p \text{ OFF} \Rightarrow C_L$ scarica attraverso M_n

$\Rightarrow V_{DSn} = V_{DD} > V_{th} - V_{Tn} \Rightarrow M_n \text{ SATURO}$

$I_n = \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 = -C_L \frac{dV_{OUT}}{dt} \Rightarrow$ scarica di C_L a I cost. finché M_n saturo

$$\int_0^{t_{SAT}} \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 dt = -C_L \int_0^{t_{SAT}} \frac{dV_{OUT}}{dt} dt \quad (V_{OUT}(t_{SAT}) = V_{DD} - V_{Tn})$$

$$\Rightarrow \frac{\beta_n}{2} (V_{DD} - V_{Tn})^2 t_{SAT} = -C_L (V_{DD} - V_{Tn} - V_{DD}) = C_L V_{Tn} \quad t_{SAT} = \frac{2C_L V_{Tn}}{\beta_n (V_{DD} - V_{Tn})^2}$$

Quando $t > t_{SAT} \Rightarrow C_L$ si scarica in regione TRIODO (corrente variabile)

$$I_n = \beta_n \left[(V_{DSn} - V_{Tn}) V_{DSn} - \frac{1}{2} V_{DSn}^2 \right] = -C_L \frac{dV_{OUT}}{dt} \Rightarrow \dots$$

$$t_{TR} = \frac{C_L}{\beta_n (V_{DD} - V_{Tn})} \ln \left[\frac{2(V_{DD} - V_{Tn}) - V_{OLMAX}}{V_{OLMAX}} \right] \quad \text{tensione per cui riteniamo concluso la scarica}$$

$$t_f = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_n (V_{DD} - V_{Tn})} \left\{ \frac{V_{Tn}}{V_{DD} - V_{Tn}} + \frac{1}{2} \ln \left[\frac{2(V_{DD} - V_{Tn}) - V_{OLMAX}}{V_{OLMAX}} \right] \right\}$$

Salita

Calcoli analoghi

$$t_r = t_{SAT} + t_{TR} = \frac{2C_L}{\beta_p (V_{DD} - V_{Tp})} \left\{ \frac{-V_{Tp}}{V_{DD} - V_{Tp}} + \frac{1}{2} \ln \left[\frac{2(V_{DD} - V_{Tp}) - (V_{DD} - V_{OHmin})}{V_{DD} - V_{OHmin}} \right] \right\}$$

Semplificazione formule

Considero concluso il transitorio quando è stato completato il 90%

$$t_f = \frac{2C_L}{\beta_n V_{DD}} F\left(\frac{V_{Tn}}{V_{DD}}\right) \quad t_r = \frac{2C_L}{\beta_p V_{DD}} F\left(\frac{|V_{Tp}|}{V_{DD}}\right) \quad F(r) = \frac{1}{1-r} \left[\frac{r}{1-r} + \frac{1}{2} \ln(1-2or) \right]$$

Tempo di propagazione

Tipicamente $V_{th} = |V_{Tp}| = V_T$

$$t_p = \frac{t_{fd} + t_{pr}}{2}$$

$\Rightarrow$ se ho tempi di commutazione degli ingressi istantanee:

$$t_p = \frac{t_f + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F\left(\frac{V_T}{V_{DD}}\right)$$

$\Rightarrow$ se abbiamo V_{DD} t_p aumenta $\Rightarrow$ bisogna abbassare V_T e aumentare β_n e β_p

Consumo di potenza

Statica

Teoricamente nulla $\Rightarrow$ intervengono non idealità del MOSFET (correnti piccole)

Dinamica


$$E = \int_0^\infty V_{DD} I_{DD}(t) dt = \int_0^\infty V_{DD} C_L \frac{dV_{OUT}}{dt} dt = V_{DD} C_L \int_{V_{OL}}^{V_{OH}} dV_{OUT} = V_{DD} C_L V_{swing} = C_L V_{DD}^2$$

$P_{DIN} = C_L V_{DD}^2 f_{0 \rightarrow 1} \rightarrow$ freq. medie con cui avvengono le commutazioni

Ingressi graduati

Se la transizione è istantanea ho almeno un MOSFET spento

⇒ nella *racchetta* ho sempre un ingresso graduale



$$\begin{cases} V_I < V_{Tn} \Rightarrow M_n \text{ OFF} \\ V_I > V_{DD} + V_{Tp} \Rightarrow M_p \text{ OFF} \\ I_{\text{SHORT}} = 0 \Rightarrow P = 0 \end{cases}$$


$$\begin{cases} V_{Tn} < V_I < V_{DD} + V_{Tp} \\ M_n, M_p \text{ ON} \\ I_{\text{SHORT}} > 0 \Rightarrow P > 0 \end{cases} \rightarrow \text{potenza "buttata"}$$

Potenza di costo azzurro

Quando $I_{\text{SHORT}} > 0$ ma devo tenere conto anche della corrente di carica / scarica

⇒ troppo complessa da calcolare quindi valuto il caso peggiore: *C* piccola

$I_n \approx I_p \approx I_{\text{SHORT}} \Rightarrow$ corrente di carica trascurabile



Hp: $V_{Tn} = |V_{Tp}| = V_T$ e $\beta_p = \beta_n$

$$E_{sc} = \int_{t_1}^{t_3} V_{DD} I_{sc}(t) dt = \int_{t_1}^{t_2} V_{DD} I_n(t) dt + \int_{t_2}^{t_3} V_{DD} I_p(t) dt$$

$$= 2 V_{DD} \int_{t_1}^{t_2} I_n(t) dt = 2 V_{DD} \int_{t_1}^{t_2} \frac{\beta_n}{2} (V_{IN} - V_T)^2 dt$$

Hp: V_{IN} cresce linearmente nel tempo tra ϕ e t_r

$$t_1 = t_r \frac{V_{Tn}}{V_{DD}} \quad t_2 = t_r \frac{V_{Tp}}{V_{DD}} = \frac{t_r}{2} \quad V_{IN} = V_{DD} \frac{t}{t_r}$$

$$E_{scf} = V_{DD} \beta_n \int_{t_1}^{t_2} (V_{IN} - V_T)^2 dt = \frac{\beta_n t_r}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3 \quad (\text{quando } V_{IN} \text{ sale } V_{OUT} \text{ scende})$$

$$E_{scr} = \frac{\beta_n t_f}{3} \left(\frac{V_{DD}}{2} - V_T \right)^3 \quad I_{PEAK} = \frac{\beta_n}{2} (V_{LT} - V_T)^2 = \frac{\beta_n}{2} \left(\frac{V_{DD}}{2} - V_T \right)^2$$

$$\Rightarrow P_{sc} = (E_{scf} + E_{scr}) f = \frac{4 t_c}{3} I_{PEAK} \left(\frac{V_{DD}}{2} - V_T \right)^2 \quad (t_c : \text{tempo commutazione})$$

Impatto di *C* su P_{sc}

C più grande riduce la corrente di costo-azzurro, ma se *C* molto grande

t_p aumenta ⇒ successivo stadio di input vede una transizione lenta

⇒ transizione lenta peggiora la corrente di costo azzurro ($P_{sc} = 10\% P_{din}$) *caso buono*

Impatto di un ingresso graduale su t_p

Ho un istante in cui M_p e M_n ON ⇒ carica / scarica *C* rallenta

⇒ ho meno corrente utile ⇒ tempi di propagazione più lenti *modello empirico*

Simulando si ottiene che il tempo di propagazione aumenta linearmente

tempo prop $\rightarrow$ pendenza


$$t_p = t_{p0} + \eta t_{ri}$$

tempo prop. ingresso ist. $\Rightarrow \eta = 0.25$

Capacità invertor CMOS $\Rightarrow$ ogni MOS ha 5 capacità

Capacità al GATE

$H_p: C_{GS} = C_{GD}$



$C_{Gn} \cong W_n L_n C_{ox} + 2 W_n C_{gs}$ $H_p: L_n = L_p = L_{MIN} \Rightarrow$ MOSFET a lunghezza MIN

$C_{Gp} \cong W_p L_p C_{ox} + 2 W_p C_{gs}$ $\Rightarrow C_{INV} = C_{Gn} + C_{Gp} = (W_n + W_p) L_{MIN} C_{ox} + 2(W_n + W_p) C_{gs}$

Utilizzando i fattori di forma: $S_n = \frac{W_n}{L_{MIN}}$ $S_p = \frac{W_p}{L_{MIN}}$ $\alpha = \frac{S_p}{S_n}$

$\Rightarrow C_{INV} = S_n (1 + \alpha) \underbrace{[L_{MIN}^2 C_{ox} + 2 L_{MIN} C_{gs}]}_{C_{M1}} \Rightarrow C_{INV} = S_n (1 + \alpha) C_{M1}$

$\Rightarrow C_{M1}$: capacità MOSFET ad area minima

$A_{MIN} = W_{MIN} L_{MIN} = L_{MIN}^2 \Rightarrow A_{INV} = S_n (1 + \alpha) A_{MIN} \Rightarrow$ tutti più grande di un quadrato

Capacità di uscita

H_p : altro invertor come carico
dovuta alla connessione



$C_{INV} = S_{n2} (1 + \alpha_2) C_{M1}$

$C_{DB} = W L_s \sqrt{\frac{C_{j0}}{1 + \frac{|V_{DS}|}{\Phi_j}}}$ $V_{DS} = f(V_{OUT})$

$\Rightarrow$ troppo complesso da calcolare

$\Rightarrow$ trova una $C_{DBeq} \Rightarrow \Delta Q_j = \int_0^\infty \frac{dV_{OUT}}{C_{DB}} dt = \int_{V_{oi}}^{V_{of}} \frac{W L_s C_{j0}}{\sqrt{1 + \frac{V_{OUT}}{\Phi_j}}} dV_{OUT}$

$C_{DBeq} = K_{eq} W L_s C_{j0}$

$K_{eq} = \frac{2 \Phi_j}{V_{DD}} \left[\sqrt{1 + \frac{V_{DD}}{\Phi_j}} - 1 \right]$

Capacità di gate-drain

Le capacità C_{GDp} e C_{GDn} :

non hanno terminali a massa $\Rightarrow$ connesse a V_{IN} e V_{OUT}

$C_{GD} = C_{GDn} + C_{GDp}$ $\Delta Q_0 = \int_0^\infty C_{GD}(V_{IN}, V_{OUT}) \frac{d(V_{OUT} - V_{IN})}{dt} dt \Rightarrow$ dipende da V_{IN} e V_{OUT}

Capacità tra IN e OUT

H_p semplificative: transistori di V_{IN} e V_{OUT} disgiunti $\Rightarrow V_{OUT}$ varia dopo che V_{IN} stabile

A) $0 < t < t_{ri} \Rightarrow V_{IN}$ varia e $V_{OUT} = V_{DD}$

B) $t_{ri} < t < \infty \Rightarrow V_{IN} = V_{DD}$ e V_{OUT} varia

A1) $V_{IN} < V_{TN} \Rightarrow M_n$ OFF M_p TRIODO e $V_{DS} = 0$


$C_{GDn} = W_n C_{gs}$; $C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{ox} + W_p C_{gs}$

A2) $V_{TN} < V_{IN} < V_{DD} + V_{TP} \Rightarrow M_n$ saturo con $V_{DS} = V_{DD}$

$C_{GDn} = W_n C_{gs}$; $C_{GDp} = \frac{1}{2} W_p L_{MIN} C_{ox} + W_p C_{gs}$

A3) $V_{IN} > V_{DD} + V_{TP} \Rightarrow M_n$ saturo con $V_{DS} = V_{DD}$; M_p OFF

$C_{GDn} = W_n C_{gs}$; $C_{GDp} = W_p C_{gs}$



Transitorio di salita dell'ingresso

$$\Delta Q_0 = \int_0^{\infty} C_{GD}(V_{IN}, V_{OUT}) \left(\frac{dV_{OUT}}{dt} - \frac{dV_{IN}}{dt} \right) dt$$

$$= - \int_0^{t_{ri}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt + \int_{t_{ri}}^{\infty} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt \quad A) + B)$$

$$A_1) e A_2) \Rightarrow C_{GD} = \frac{1}{2} W_p L_{MIN} C_{ox} + (W_n + W_p) C_{gs\phi}$$

$$A_3) \Rightarrow C_{GD} = (W_n + W_p) C_{gs\phi}$$

$$\Delta Q_0' = - \int_0^{t_{ri}} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{IN}}{dt} dt = - \int_0^{V_{DD}} C_{GD}(V_{IN}, V_{OUT}) dV_{IN}$$

$$= - \int_0^{V_{DD} + V_{Tp}} \left[\frac{1}{2} W_p L_{MIN} C_{ox} + (W_n + W_p) C_{gs\phi} \right] dV_{IN} - \int_{V_{DD} + V_{Tp}}^{V_{DD}} (W_n + W_p) C_{gs\phi} dV_{IN}$$

$$= - \frac{1}{2} W_p L_{MIN} C_{ox} (V_{DD} + V_{Tp}) - (W_n + W_p) C_{gs\phi} V_{DD}$$

Transitorio di discesa dell'ingresso

$$B) V_{IN} = V_{DD} \Rightarrow M_p \text{ OFF}; M_n \text{ ON}$$

$$B_1) V_{OUT} > V_{DD} - V_{Tn} \Rightarrow M_n \text{ SATURO} \Rightarrow C_{GD} = (W_n + W_p) C_{gs\phi}$$

$$B_2) V_{OUT} < V_{DD} - V_{Tn} \Rightarrow M_n \text{ TRIODO} \Rightarrow C_{GD} = \frac{1}{2} W_n L_{MIN} C_{ox} + (W_n + W_p) C_{gs\phi}$$

$$\Delta Q_0'' = \int_{t_{ri}}^{\infty} C_{GD}(V_{IN}, V_{OUT}) \frac{dV_{OUT}}{dt} dt = \int_{V_{DD}}^0 C_{GD}(V_{IN}, V_{OUT}) dV_{OUT}$$

$$= \int_{V_{DD}}^{V_{DD} - V_{Tn}} (W_n + W_p) C_{gs\phi} dV_{OUT} + \int_{V_{DD} - V_{Tn}}^0 \left[\frac{1}{2} W_n L_{MIN} C_{ox} + (W_n + W_p) C_{gs\phi} \right] dV_{OUT}$$

$$= -(W_n + W_p) C_{gs\phi} V_{DD} - \frac{1}{2} W_n L_{MIN} C_{ox} (V_{DD} - V_{Tn})$$

Capacità equivalente sull'uscita

$$\Rightarrow \Delta Q_0 = \Delta Q_0' + \Delta Q_0''$$

$$= -2(W_n + W_p) C_{gs\phi} V_{DD} - \frac{1}{2} (W_n + W_p) L_{MIN} C_{ox} (V_{DD} - V_T)$$

$$C_{GDeq} = \frac{\Delta Q_0}{\Delta V_{OUT}} = \frac{\Delta Q_0}{V_{Og} - V_{oi}} = - \frac{\Delta Q_0}{V_{DD}} = 2(W_n + W_p) C_{gs\phi} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{ox} \frac{V_{DD} - V_T}{V_{DD}} \quad R_{DD}$$

$\Rightarrow$ le componenti parassite costanti vengono raddoppiate $\Rightarrow$ effetto Miller agisce su componenti tra ingresso e uscita $\Rightarrow C_{eq} = (1 - A_v) C$

$$C_{GDeq} = 2(W_n + W_p) C_{gs\phi} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{ox} R_{DD}$$

Capacità totale in uscita all'inverter

$$C_L = \underbrace{C_{GDeq}}_{\text{SELF LOADING}} + \underbrace{C_{DBeq}}_{\text{CARICO}} + C_W + C_{inv2}$$

$$= 2(W_n + W_p) C_{gs\phi} + \frac{1}{2} (W_n + W_p) L_{MIN} C_{ox} R_{DD} + k_{eq} (W_n + W_p) L_s C_{j\phi} + C_W +$$

$$+ 2(W_{n2} + W_{p2}) C_{gs\phi} + (W_{n2} + W_{p2}) L_{MIN} C_{ox}$$

Ritardo minimo CMOS

Due inverters identici in cascata : $W_n = W_{n2}$; $W_p = W_{p2}$

$$C_L = \underbrace{\left(1 + \frac{1}{2} R_{DD} \right) W_n L_{MIN} C_{ox} + 4 W_n C_{gs\phi} + k_{eq} W_n L_s C_{j\phi}}_{C_L = (1 + \alpha) C_n + C_W} + \underbrace{\left(1 + \frac{1}{2} R_{DD} \right) W_p L_{MIN} C_{ox} + 4 W_p C_{gs\phi} + k_{eq} W_p L_s C_{j\phi} + C_W}_{C_n}$$

Hp: transizione istantanea $t_p = \frac{t_g + t_r}{2} = \frac{C_L}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F\left(\frac{V_T}{V_{DD}}\right)$

$$= \frac{(1+\alpha)C_n + C_w}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F\left(\frac{V_T}{V_{DD}}\right)$$

• C_w aumenta t_p aumenta

• V_{DD} aumenta t_p diminuisce

• C_n e β_n dipendono dal dimensionamento

• come dipende da α ? $\epsilon = \frac{\beta_n}{\beta_p} = \frac{\mu_n}{\mu_p}$ $\frac{\beta_p}{\beta_n} = \frac{S_p \beta_p'}{S_n \beta_n'} = \frac{\alpha}{\epsilon}$

$$\Rightarrow t_p = \frac{(1+\alpha)C_n + C_w}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{\epsilon}{\alpha \beta_n} \right) F\left(\frac{V_T}{V_{DD}}\right) = \frac{(1+\alpha)C_n + C_w}{\beta_n V_{DD}} \left(1 + \frac{\epsilon}{\alpha} \right) F\left(\frac{V_T}{V_{DD}}\right)$$

Dimensionamento ottimo

$\frac{\partial t_p}{\partial \alpha} = 0$ $\alpha_{opt} = \sqrt{\epsilon \left(1 + \frac{C_w}{C_n} \right)}$ se l'interconnessione è coatta: $\alpha_{opt} = \sqrt{\epsilon}$

$t_{popt} = \frac{(1+\sqrt{\epsilon})^2 C_n}{\beta_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \Rightarrow$ trascurare C_w

$$= \frac{(1+\sqrt{\epsilon})^2}{\frac{W_n}{L_{MIN}} \mu_n C_{ox} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \left[\left(1 + \frac{1}{2} R_{DD} \right) L_{MIN} C_{ox} + 4 C_{gs} + K_{eq} L_s C_{j\phi} \right]$$

$\Rightarrow$ il ritardo non dipende dalla dimensione dei MOSFET $\Rightarrow$ scelto area minimo

se $\frac{C_{gs}}{C_{ox}} \ll 1$ e $\frac{C_{j\phi}}{C_{ox}} \ll 1 \Rightarrow t_{popt} \propto L_{MIN}^2$

Oscillatore ad anello

Catena di N inverters tutti uguali (N dispari) $\Rightarrow$ instabile

Ogni inverter è caratterizzato da un ritardo t_p

$\Rightarrow$ se $N \gg 5$ si dice che $T_{osc} \cong 2N t_p \Rightarrow$ circuito di test per tecnologie CMOS

Scaling della tecnologia CMOS

Dato che t_{popt} dipende da $L_{MIN} \Rightarrow$ scaling delle dimensioni

Fino agli anni '90 scaling a tensione costante (V_{DD} e V_T) fisse

$\Rightarrow$ successivamente scaling a campo costante $\Rightarrow V_{DD}$ e V_T scalano contemporaneamente

Negli ultimi anni V_{DD} non viene più ridotta $\Rightarrow V_T$ non può scalare più

$\Rightarrow V_T$ troppo vicina alla tensione di spegnimento del MOSFET

Non posso ridurre troppo il gate-overdrive ($V_{DD} - V_T$) $\Rightarrow$ alta corrente